•作为硬件组成员参加全国大学生电子设计竞赛，独立完成四层高速采集板的原理图与PCB设计，熟练运用Altium Designer进行阻抗计算与差分对布线。
思科系统（中国）网络技术有限公司 - 硬件研发部世界500强
2018 - 07-2021 - 12
PCB设计工程师高速数字电路信号完整性标准库建设
北京
•负责公司企业级交换机与路由器产品的PCB设计，涵盖原理图评审、PCB布局布线及可制造性设计。根据数字、模拟混合信号特点，合理规划器件布局，优化关键信号的回流路径。
•主导完成了6款企业级交换机主板PCB设计，单板层数10~14层，面积约250mm×350mm。通过对称叠层设计和差分对严格等长，将串扰指标降低25%，保障了千兆/万兆端口的传输质量。
•与硬件、结构、测试工程师紧密协作，参加设计评审10余次，主动提出PCB层叠及过孔优化方案33条，提前规避了潜在SI/PI风险，保证产品一次性通过EMC检测。
•建立并维护公司的PCB设计规范与标准封装库，编写了《高速数字电路Layout指南》，并组织内部培训，指导新人快速上手，累计培养3名初级工程师独立承担交换机模块设计。
浪潮电子信息产业股份有限公司 - 服务器研发中心创新型企业
2022 - 01-至今
Senior PCB Design Engineer项目统筹高速接口设计技术规范制定
北京
•带领团队负责高性能计算服务器主板的PCB设计，制定项目计划与资源分配。管理6人团队，协调硬件、软件、结构及散热部门，确保多款主板并行开发。
•主导完成了4款高性能服务器主板PCB设计，单板BOM物料数量超过4000颗，PCB面积达500mm×550mm。采用创新的过孔反焊盘设计及差分线宽渐变策略，使高速信号回波损耗降低18%，提升了系统数据处理带宽。
•与FPGA和高速连接器原厂深度合作，参与芯片封装设计的早期评估，优化BGA扇出及管脚定义，成功解决了多个100Gbps高速通道的信号质量问题，保障服务器在全负载下稳定运行。
•推动公司PCB设计流程的自动化与标准化，引入基于约束的规则驱动设计方法，使设计效率提升30%。主导编写了《高性能计算平台PCB设计规范》，成为部门内部强制执行的文档。
万兆核心交换机主控板PCB设计 - 核心设计工程师
2019 - 05-2020 - 03
•项目背景：为满足数据中心高密度、低时延的交换需求，设计新一代万兆核心交换机主控板。
•项目职责：作为PCB设计核心成员，负责整板布局规划、高速信号布线及叠层设计。
•项目成果：采用14层PCB设计，通过相邻地层的不重叠分割控制电源谐振，将开关噪声降低40%。针对10Gbps SerDes差分信号，采用3D电磁仿真优化过孔残桩，实测眼图裕量大于150mV。项目提前3周完成，量产首板直通率达96%，单板成本降低80元。
•项目背景：为满足大规模深度学习训练对算力和显存带宽的苛刻要求，设计高密度AI训练服务器主板。
•项目职责：担任项目负责人，统筹项目进度，拉通硬件、电源、散热、结构等多方资源，制定设计目标。
•项目成果：设计20层超高密度PCB，集成8颗GPU及高速互联芯片。通过埋铜块与热通道优化，将板级热阻降低15%，实测GPU核心温度下降8℃。项目按时交付，服务器在MLPerf训练基准测试中性能提升12%，获得客户书面认可。
专利成果:
基于PCB设计实践，申请并授权2项专利，如《一种提高高速信号回流连续性的过孔结构》，利用背钻工艺和接地过孔包围，减少回波损耗。
资质认证:
持有IPC CID认证（认证互联设计师），精通高速数字PCB的设计规则，能够从可制造性角度优化布局布线，减少生产质量问题。
