•作为技术骨干参与校企联合项目“PCIe Gen3控制器IP验证”，独立搭建UVM分层验证平台，设计随机激励与回归测试流程，发现关键时序违例，缩短了IP交付周期，并以第一作者在ISCAS发表论文。
•带领团队参加“中国研究生电子设计竞赛”，完成基于RISC-V的AI加速器设计与验证，负责核心模块的断言与功能覆盖验证，最终斩获全国一等奖，展现了出色的团队组织与攻坚能力。
北京奕斯伟计算技术有限公司 - 芯片验证中心全球领先的芯片设计公司RISC-V生态推动者
2014.07-2021.06
高级数字IC验证工程师SoC系统级验证验证团队建设UVM平台架构
北京
•主导搭建了多款AIoT SoC芯片的验证环境，引入UVM高级特性实现可重用测试平台，将环境搭建周期缩短了30%。
•牵头制定芯片级验证计划，分解功能验证与性能验证需求，并推动随机化测试、形式化验证等混合策略的落地。
•与架构、设计、软件团队建立常态化协作机制，通过每日验证Review会议快速闭环问题，确保阻塞性缺陷在48小时内定位。
•带领6人验证小组完成3款芯片的流片交付，建立团队内部Code Review和覆盖率评审规范，小组连续两年获得公司质量奖。
北京华虹宏力半导体制造有限公司 - 设计服务部国内知名晶圆代工企业特色工艺平台
2011.07-2014.06
数字IC验证工程师RTL功能验证自动化脚本开发跨部门协作
北京
•参与嵌入式闪存MCU的验证工作，基于SystemVerilog构建模块级验证环境，开发断言库来捕获接口协议违规。
•设计了可配置的测试用例生成器，通过Perl脚本实现用例的批量生成与回归测试，将回归周期从3天压缩至1天。
•对验证结果进行深度分析，利用波形对比工具和日志分析脚本定位根因，平均每周提交2个高质量缺陷报告。
•撰写验证流程规范文档，组织内部培训，推动设计团队在RTL提交前进行自验证，大幅降低了后期返工成本。
•负责该5G NR基带芯片的数字IC验证，覆盖物理层上下行链路及协议栈处理器，协同验证团队定义了完整的验证空间。
•搭建了基于UVM的分层验证平台，引入虚拟序列和TLM通信机制，实现了对多核并行处理的场景级验证。
•制定了以功能覆盖率和代码覆盖率为导向的收敛路径，通过功能覆盖率模型发现并闭合了30余个架构级漏洞。
•与算法和物理层设计团队每日同步，推动解决了时钟门控、低功耗模式切换等跨时钟域问题，确保芯片一次性流片成功。
•参与该车规级32位MCU的验证，针对CAN/LIN通信、ADC、PWM等功能模块编写了超过200个直接测试用例。
•设计了自动化回归测试框架，利用Tcl脚本调度仿真任务，并收集覆盖率数据生成趋势报告，保障了验证的持续集成。
•针对芯片的低功耗休眠唤醒场景，开发了专门的电源序列验证组件，成功复现了3个产品级功耗异常缺陷。
•协助模拟和数字设计团队进行跨域故障模拟，最终芯片顺利通过AEC-Q100 Grade 1认证。
验证自动化与脚本工具:
擅长运用Python/Perl构建自动化验证框架，实现激励生成、参考模型比对与回归结果分析，大幅提升验证效率；熟悉C++，可编写DPI-C接口及硬件加速器驱动，确保验证环境与RTL高效协同。
