熟练运用Cadence Allegro与Mentor Xpedition，主导过多款12层以上高速背板与核心板设计，专精DDR4/LPDDR5等并行总线的拓扑选型、阻抗匹配与等长绕线方案。

通过HyperLynx与SIwave协同仿真，预判反射、串扰与电源噪声风险，优化叠层与去耦网络，将关键信号眼图裕量提升20%以上，一次通过EMC辐射与传导测试。