AMAZING RESUME / 01
BURN BRIGHT · MOVE FORWARD
牛敬业
数字电路设计工程师
常怀探索之心，以实干沉淀自身价值
188****5373niu****@***.com北京32男数字电路设计工程师在职北京25k-35k •课程项目：独立完成基于Verilog的五级流水线MIPS处理器设计，通过Modelsim仿真与FPGA原型验证，获优秀课程设计。
•竞赛实践：作为队长参加全国大学生电子设计竞赛，设计并实现高速数据采集与传输系统，获省级一等奖。
•社团经历：担任电子科技协会技术顾问，开设硬件描述语言与FPGA开发入门讲座，累计培训成员超50人。
中兴通讯股份有限公司 - 芯片设计中心全球知名通信设备商5G先锋
2013.07-2017.12
数字电路设计工程师RTL设计时序收敛系统级协同
北京
•- 负责公司高速数据交换芯片的数字电路实现，使用SystemVerilog进行RTL设计，独立完成了包处理引擎和流量调度模块的编码与验证，代码功能覆盖率超过98%。
•- 主导时序收敛与功耗优化工作，通过重定时技术和操作数隔离策略，将芯片主频从250MHz提升至400MHz，同时动态功耗降低15%。
•- 与物理设计团队深度协同，完成模块级布局布线的约束设计，解决多电压域下的信号完整性难题，最终芯片一次流片成功，累计出货量达200万片。
联发科软件（北京）有限公司 - 汽车电子芯片设计部全球领先半导体企业多元技术融合
2018.01-2022.06
高级数字电路设计工程师SoC架构团队领导车规级芯片
北京
•- 主导新一代车载智能计算芯片的数字前端架构设计，基于ADAS场景需求定义模块划分、总线拓扑及接口协议，形成可扩展的SoC方案。
•- 带领8人设计团队完成全芯片的RTL交付，引入敏捷开发与持续集成验证流程，使设计迭代周期缩短30%；亲自负责感知融合加速模块的代码实现，硬件仿真零缺陷。
•- 主持芯片的系统级性能调优，与嵌入式软件团队协同进行多核异构场景下的负载均衡设计，最终芯片在典型视觉任务中每瓦算力提升45%，成功导入多家头部车企的域控制器平台。
高速数字信号处理芯片设计项目 - 数字电路设计工程师
2015.01-2016.12
•- 项目背景：面向新一代数据中心网络设备，需设计一款具备高吞吐量、低延迟的数字信号处理芯片。
•- 项目内容：作为核心设计者，采用流水线交织与多bank并行存取架构，设计了大容量共享缓存模块和自适应均衡算法逻辑模块。通过寄存器级时序优化和跨时钟域处理，最终芯片在900MHz频率下稳定运行。
•- 项目成果：芯片成功应用于核心路由器，单端口处理能力提升60%，误码率下降两个数量级，带动公司相关产品线营收增长4000万元。
智能传感器低功耗控制芯片设计项目 - 项目负责人/数字电路设计工程师
2019.03-2020.12
•- 项目背景：针对工业物联网节点对电池寿命的苛刻要求，开发一款超低功耗控制与采集芯片。
•- 项目内容：作为项目负责人，规划芯片整体微架构，采用多级电源域划分、数据门控和亚阈值设计技术，设计了事件驱动唤醒模块和压缩感知采样逻辑。通过复用IP和统一寄存器模型，将设计周期压缩20%。
•- 项目成果：芯片待机功耗降至竞品的50%，在振动监测终端上实现连续工作5年，已获30余家工业物联网厂商订单，市场占有率快速攀升。
我是一名对数字电路设计充满热情、追求极致逻辑美感的工程师，十年来始终沉浸于芯片设计的每一个细节。我习惯用严谨的时序闭环和创新的架构思维去解决问题，具备扎实的Verilog RTL设计功底和完整的流片经验。在工作中，我享受从架构规划到后端协同的完整链路，善于在性能、功耗、面积之间找到平衡点。我热爱钻研新的设计方法学，乐于通过技术分享带动团队成长，始终相信一块优秀的芯片是理性与创造力的完美结合。
专利成果:
持有两项数字电路设计相关发明专利，如《一种基于自适应时钟门控与多阈值电压的混合低功耗电路》，该技术已成功集成于多款物联网终端芯片，有效降低动态功耗并延长电池续航时间。
