•带队参加全国大学生电子设计竞赛，承担电源拓扑选取与板级EMC调试，作品获省级一等奖，锻炼了从原理图到样机落地的全流程能力。
•毕业设计为《基于ZYNQ的多通道振动信号采集仪硬件设计》，独立完成ADC前端调理电路与高速PCB设计，通过信号完整性优化使有效位数提升2 bit，获评校级优秀毕业设计。
北京智源电子科技有限公司 - 硬件研发部高新技术企业行业领先
2017.07-2020.12
嵌入式硬件应用工程师硬件架构规划低功耗优化替代料验证
北京
•在智能家居网关项目中，负责硬件需求拆解与总体架构设计，与嵌入式软件、云平台团队协同定义数据采集、通信协议及低功耗策略。
•主导4层板原理图与PCB设计，针对射频前端与电源树进行优化，通过选型超低功耗PMIC并重构供电网络，使整机待机功耗降低22%。
•搭建板级调试环境，解决射频传导杂散、DDR时序裕量不足等问题，累计完成十余款网关的硬件调试，一次调试通过率维持92%以上。
•参与连接器、被动器件等关键物料供应商评估，引入竞争性选型与替代验证，年均降低BOM成本约12%。
北京锐创硬件技术有限公司 - 硬件事业部创新型企业知名品牌
2021.01-至今
高级嵌入式硬件应用工程师技术团队管理高速信号完整性DFM设计规范
北京
•带领5人硬件团队承接医疗影像设备嵌入式控制硬件项目，制定三级里程碑计划与风险应对预案，协调FPGA、固件、结构等资源，确保各阶段交付节点。
•主导高速串行总线（JESD204B）与电源时序难题攻关，通过仿真优化端接与去耦网络，实现数据采集吞吐量提升25%，系统功耗降低30%。
•重构硬件开发流程，引入设计评审checklist与DFMEA模板，搭建共用模块库，将新项目设计周期平均缩短30%。
•直接对接院方与集成商技术需求，输出定制化前端采集方案，推动公司产品线拓展至超声与内窥镜领域，成功签约3家战略客户。
•项目描述：开发一款面向养老及慢病管理的智能穿戴设备，需实现连续心率、血氧、体温监测及NB-IoT远程上报。
•- 与算法及产品团队对齐PPG、ECG信号质量指标，定义AFE前端架构与传感器选型，确保微弱信号信噪比优于70dB。
•- 设计6层刚挠结合板，集成低功耗MCU、AFE、NFC与NB-IoT模组，采用分区屏蔽与Guard Ring走线抑制共模干扰。
•- 主导射频天线匹配调试与整机电流分布优化，解决穿戴状态下天线失谐与续航不足问题，最终待机时长提升至14天。
•- 协同固件与测试团队完成整机温升、静电、跌落等可靠性验证，产品通过二类医疗器械注册检验，上市首年出货量突破30万台。
•项目描述：为商用车车联网系统设计一款域控制器网关，实现CAN/LIN总线数据汇聚、边缘计算与4G/5G远程传输。
•- 参与系统架构研讨，确定采用车规级MCU+轻量FPGA的异构架构，满足多路CAN FD实时解析与数据预处理需求。
•- 完成12层背板式PCB设计，着重处理电源完整性、高速DDR4信号等长约束及CMN-EMC设计，支持宽温-40~85℃工作。
•- 搭建HIL测试平台，模拟发动机、变速箱等节点报文风暴，验证网关丢帧率与延迟，顺利通过ISO 7637、ISO 10605等车规认证。
•- 通过器件国产化替代与电路简化，将单板成本降低18%，产品已搭载于多家主机厂的轻型卡车与客车，累计创造产值超4000万元。
C/C++ 驱动开发:
在电机控制项目中，重构PWM定时器中断与DMA多缓冲机制，将电流环更新频率从10kHz提升至20kHz，使转矩脉动降低15%。
高速电路设计:
熟练使用Cadence Allegro进行16层背板设计，通过预布局仿真和蛇形等长控制，使10Gbps差分信号的回波损耗优于-15dB，一次投板即达成信号完整性要求。
