牛敬业
188****8293niu****@***.com北京30岁男FPGA前端开发工程师在职北京25k-35k •在数字电路与逻辑设计、微处理器与接口技术等课程中表现突出,构建了清晰的硬件设计思维。
•曾参加全国大学生FPGA创新设计竞赛,主导基于FPGA的图像处理加速模块设计,获省级金奖。
北京某智能科技有限公司 - 研发部智能装备创新企业
2014.07-2018.12
FPGA前端开发工程师逻辑设计高速接口调试资源优化
北京
•负责公司智能装备产品线的FPGA前端设计与验证,参与从系统方案到模块划分的讨论,主导完成了多通道数据采集与处理逻辑的编码,单个模块代码量超过2万行。
•与硬件板卡团队紧密协作,完成了FPGA与高速ADC、DAC的接口调试,通过优化源同步接口时序,将数据采集延迟降低了15%,确保了信号分析的实时性。
•持续对设计进行面积与功耗优化,通过逻辑重组与资源共享,将FPGA逻辑单元占用率降低了18%,同时动态功耗降低了约12%。
北京某通信技术有限公司 - 硬件开发部数据通信高新技术企业
2019.01-2021.08
高级FPGA前端开发工程师技术规划高速数据面设计团队赋能
北京
•带领6人小组承担公司新一代通信处理设备的FPGA前端开发,制定模块化开发计划与接口规范,协调成员分工并进行代码评审,保障了项目按期交付。
•攻克了多路并行数据流调度与包处理的技术难点,设计的FPGA流水线实现了12Gbps的处理吞吐率,满足了设备对高速数据转发的要求。
•主持建立了基于UVM的验证流程与可复用的IP库,组织内部技术分享与培训,提升了团队在复杂设计上的交付能力,培养出3名独立承担模块的骨干工程师。
智能物流分拣系统FPGA前端开发 - 前端开发工程师
2015.03-2016.12
•项目为面向大型物流中心的自动分拣控制系统,负责其中的核心FPGA板卡前端逻辑设计。
•采用Verilog实现多级状态机,完成对分拣指令的实时解析与调度,同时适配了EtherCAT总线与Modbus TCP协议,实现了与主控PLC的高速数据交换。
•对关键路径进行了细致的时序优化,通过插入流水级与重定时,使setup slack达到2.8ns,slack裕量充足,保障了系统在工业现场的长期稳定运行。
•该系统已部署于国内多个大型物流分拨中心,累计出货超过5万台,为公司创造了约3000万元的硬件销售额。
数据中心网络加速卡FPGA前端设计 - 前端开发工程师
2019.05-2020.10
•参与某数据中心SmartNIC项目的FPGA加速模块开发,负责前端数据通路逻辑实现。
•深入分析RDMA与TCP/IP协议栈,将协议解析与报文处理算法转化为高效的RTL代码,实现了数据包过滤、流表匹配等硬件加速功能。
•通过逻辑复用与存储器优化,使FPGA的LUT与BRAM资源占用降低了22%,同时处理延迟保持在微秒级,满足数据中心网络对低时延、高吞吐的要求。
•该加速卡已应用于多个云计算节点,单卡处理能力提升30%,有效降低了服务器的CPU负载。
对数字逻辑设计始终抱有浓厚兴趣,享受从RTL编码到上板调试每一个环节带来的严谨与成就感。代码风格追求清晰可读与可维护性,习惯在约束中寻找最优实现,对时序收敛与资源优化有细致敏感度。擅长用仿真与验证手段快速定位问题,并将团队协作视为技术落地的重要保障,期待在更复杂的系统架构中持续打磨前端设计能力。
MATLAB/Simulink模型化开发与FPGA协同验证:
熟练运用MATLAB/Simulink进行算法原型设计,配合HDL Coder自动生成Verilog/HLS代码,结合ModelSim仿真实现快速迭代,有效提升开发效率。